Tanaka Poisson🐟

可愛いニコちゃんマークだねー、じゃねぇよ！！！！！！

As far as I know, Huawei has been banned from using EDA tools Synopsys/Siemens/Cadence since 2020 and they have developed internal EDA tools The latest Kirin/Ascend have been designed using that

삼성전자, 세계 최초 ‘900단 V낸드’ 구현…1000단 시대 초읽기 1/ 삼성전자가 세계 최초로 900단 클래스 V낸드 프로토타입 기술 구현에 성공했다. 450단 셀 웨이퍼 2장을 접합하는 셀 멀티 본딩 기술을 활용해 1000단 시대를 앞당겼다. 2/ 낸드플래시는 AI 서버와 스마트폰, SSD 등에 필수적인 부품이다. 단수를 높일수록 용량이 증가하고 전력 효율도 크게 향상된다. 고용량·고효율 메모리가 필요한 AI 시장에서 핵심 기술로 평가받는다. 3/ 현재 양산 시장에서는 SK하이닉스가 321단을 앞세우고 있지만, 삼성전자는 올해 400단 이상 V10 양산 준비와 함께 연구 단계에서 900단을 달성하며 기술 초격차를 확보했다. 정상적인 셀 동작까지 검증했다. 4/ 삼성전자는 웨이퍼 휨 현상을 상부 척 설계로 해결하고, 정렬 오류는 독자적인 오버레이 보정 기술로 극복했다. 새로운 비트라인과 워드라인 구조로 전력 소비와 칩 크기도 줄였다. 5/ 중국 YMTC가 300단 양산을 추진하며 가격 경쟁을 위협하고 있지만, 삼성의 900단 기술은 적층 공정 패러다임을 바꾸는 전략적 대응으로 글로벌 기술 리더십을 강화할 전망이다.

HUAWEI has presented the Tau (τ) Scaling Law, a new principle for guiding the future development of the semiconductor industry. By 2031, HUAWEI's high-end chips based on this law are expected to feature a transistor density that is equivalent to 14 Å (1.4 nm) processes.

HUAWEI has presented the Tau (τ) Scaling Law, a new principle for guiding the future development of the semiconductor industry. By 2031, HUAWEI's high-end chips based on this law are expected to feature a transistor density that is equivalent to 14 Å (1.4 nm) processes.

Huawei’s semiconductor chief He Tingbo proposed the “Tao (τ) Law” at the 2026 International Circuits and Systems Symposium in Shanghai. The core idea: shift from “geometric scaling” (shrinking transistors) to “temporal scaling” (compressing signal propagation delay). Through techniques Huawei calls “logic folding,” the company claims it can continue improving transistor density and system performance without relying on leading-edge lithography. Some context. Huawei has been cut off from EUV lithography equipment since 2020. This framework reads as a formalized response to that constraint. The company says 381 chips have been designed and mass-produced under this principle over the past six years. Two concrete milestones to track. First, a new Kirin mobile chip arriving this fall, described as fully adopting logic folding technology. Second, a target of reaching 1.4nm-equivalent transistor density by 2031. The key word is “equivalent.” Huawei is not claiming it will match TSMC’s 1.4nm process node. It is saying its system-level optimizations can deliver comparable transistor density. Whether that translates to comparable performance and power efficiency is the question the industry will be watching.

しかし、そんなプロ校正者の目すら欺いて文章のなかにひっそりと潜む恐ろしい単語、 それこそが『もろちん』です！