Manuel E. Acacio

Convocada bolsa de profesores sustitutos en el Departamento de Ingeniería y Tecnología de Computadores. Una buena oportunidad para quienes quieran experimentar lo que es dar clase en la Universidad. Más información en el siguiente enlace: borm.es/#/home/anuncio…

Inside Intel's CPU Packaging Factory: From Wafer to Chip: tomshardware.com/news/inside-in…

Encantado de anunciar q Paco Muñoz ha sido galardonado con uno de los premios "por sus contribuciones en el campo de la arq. de computadores y su alta relevancia internacional, que representan un paso muy importante en la investigación del diseño hardware" Muy merecido, @pakiko24

Fallados los Premios de Investigación Sociedad Científica Informática de España (@scie_inform) – Fundación BBVA 2023 bbva.info/3N3AuIZ

La UMU firma una cátedra con AED Vantage, dirigida por dos profesores de la FIUM um.es/web/informatic…

El fundador de la empresa Semidynamics, Roger Espasa, impartirá una charla en la Facultad de Informática sobre planificación de tareas en arquitecturas actuales. El seminario, que tendrá lugar el martes 28 de marzo a las 16:30 en el Salón de Actos. um.es/web/informatic…

Today, we lost a visionary. Gordon Moore, thank you for everything.

Our Flexagon accelererator takes advandatage of both a unified merge-reduction network and a specific memory hierarchy to efficiently execute all the SpMSpM (sparse-sparse Matrix multiplication) dataflows. Check out our lighting talk: youtu.be/ozkY_d29QKM

Lisa Su is presenting performance improvements as 2x every 1.2 years, but with efficiency improving at only 2.2 years. @LisaSu says we could get to #Zettascale by ~2034ish if the industry continues this pace, but power would be ~500MW. "That's probably too much, but this is the #1 challenge facing the industry." IO scaling is becoming a massive limitation. Memory power continues to scale faster than any other component of SOC power. @AMD #ISSCC

For my machine learning / AI folks, the industry is begging you to use FP8. More than 30x improvements in FLOPS/Joule versus FP64, and more than 2x versus BF16. 3 exponent 2 mantisa format when? #ISSCC

.@AMD is a bit more conservative than @intel about the time frame for #Zettascale @LisaSu at #ISSCC2023: o #Supercomputers 2x perf every 1.2 years o Extrapolation implies Zetta by 2034 o Systems aren't small, systems aren't cheap! #HPC #AI via @IanCutress

Curious picture taken from blog.adobe.com/en/publish/202…

Brief history of vector architectures: redlineperf.com/vectors-how-th…

@AMPE_UMU PS3 cell CPU, a powerful cpu that combine 1 PowerPC cpu and 8 specific cores SPE. The SPE core was designed for single precision float Data. This video is in Spanish and very well explain. youtu.be/AF4Cd2ho9pk

We've invited Roger Espasa (CEO of Semidynamics) to give a talk at @informaticaumu next March 28. We'll give you the details when the date is closer. Mark it in your calendar! Meanwhile, here is an interesting interview with Roger in Xataca xataka.com/p/237173

El próximo lunes 6 de febrero, a las 16:30 en el Salón de Actos de la Facultad de Informática, daré una charla sobre mi trabajo en Intel Corporation titulada "¿Qué se crea antes, el software o el hardware? Resolviendo el dilema mediante simulación en Intel".

@pakiko24 Será un honor, @pakiko24, recibirte en @informaticaumu, esta vez como ponente. Y ¡gracias por aceptar la invitación!

In today's class, we have learned about energy consumption. How much does it cost to train a model as large as GPT-3 (used by ChatGPT)? This interesting article talks about the huge energy costs of training DL models: numenta.com/blog/2022/05/2…

💰 @CienciaGob destina cerca de 4M€ a la formación de 59 investigadores en empresas. 🤝 La convocatoria de @AgEInves contempla ayudas de hasta 4 años para cofinanciar contratos laborales y promueve los proyectos de investigación industrial o de desarrollo experimental.

TSMC on chip stacking: - ready for N5 in 2H2022 - more smooth implementation in the second generation - TSMC talks providing more capacity than for the first generation