Kenta Arai
9.4K posts
Kenta Arai
@isKenta14
/** * favorites @rustlang, FPGA, Vim, shogi and chess * note All tweets are jokes. **/
Japan Katılım Aralık 2016
358 Takip Edilen222 Takipçiler
Kenta Arai retweetledi
「ピアノシミュレーターのFPGA並列化に向けた処理の削減」 とな？ ヤマハさん、RECONFで面白そうな発表されるのですね。
ken.ieice.org/ken/paper/2026…
日本語
Kenta Arai retweetledi
金曜の夜からずっと Claude code をぶん回してるけど、Claude code に使わせているツール一式が重すぎて、ぜんぜんトークンを消費しない。なんかもったいないね。
日本語
MacBook の使い道に困っていたけど、Ubuntu サーバを使う時の端末に便利だ。Windows PC より軽いのがいい。使い道あってよかった。
日本語
@mercyaid_Baum 昔から思っていたんですが、FPGA によるコンピューティングって難しすぎるんですよね、ほとんどの人にとっては。例えば SIMD だったらコンパイラオプションで試してみたり、もっと効率化したかったら専用ライブラリからインラインアセンブラまで、選択肢の粒度が FPGA と比べると細かい気がします。
日本語
@isKenta14 確かにそれできるだけでもとりあえず使ってみようか層は増えそうですよねぇ
OpenACCやOpenMP GPU Offloadingのように使えると正直良いなとかれこれ数年思ってたり
日本語
Open MP みたく高速化したいところに pragma 挿入したら、そこだけ FPGA 上にオフロードされる、みたいなことができると入門者にはグッと楽になる気がする。そこからさらに拘りたければ、高位合成なり RTL なりに進む、みたいな。
めるしぇ@mercyaid_Baum
ずっと周辺(学生とか)にFPGA普及させるためにはどうすればいいか考えてたけど、やっぱりここに行き着くんだよなぁ PCの持つ各IFとFPGAを繋げられるだけの技術を持つ人は何をどう繋げられるかある程度すぐわかるけど、そこまでの技術を持たない人にこそPC-FPGAを繋げる方法が求められてる
日本語
copy fail って直接実行されるリスクはなさそうなんだけど、何かしらのツールチェインに汚染する形で仕込まれたら終わるな。サプライチェーン攻撃っていうんだっけ。
日本語
@taichi600730 あんまりご利益なさそうなのと，既存の Veryl コードをこれのために修正しなきゃならなくなることを考えると，腰が重いですね．
日本語
@isKenta14 対応としては、スキャナステートの追加だけなで、変更としてはさほど重くないですが、制約を導入してまで対応してご利益があるかの判断ですね
日本語
スキャナのステート増やせば対応できるかと思ったけど、>=が演算子やから、かなり面倒くさそうやな。
C++のテンプレートの>みたいに、幅のなかで>=を使う場合はカッコ必須とか、制約を入れんといかんか。
Y.M.D オフライン@YMD_Glasses
>と=繋げたらいかんのきびしー
日本語